英特爾、三星以及臺積電等廠商都有可能發(fā)布自己的下一代晶體管產(chǎn)品。之所以各尋出路，是因?yàn)樵诿鎸缀鯚o法突破的技術(shù)極限之后，半導(dǎo)體發(fā)展路線圖開始呈現(xiàn)發(fā)散的整體態(tài)勢。
在一年一度的大會(huì)活動(dòng)當(dāng)中，Imec(歐洲微電子研究中心)研究人員們列出了一份被行業(yè)觀察者們稱為“寒武紀(jì)爆發(fā)”的選項(xiàng)清單，旨在為這條似乎已經(jīng)走不通的道路找到新的突破口。這份清單當(dāng)中包含多種晶體管設(shè)計(jì)、材料、架構(gòu)以及封裝方法。
Imec研究協(xié)會(huì)首席執(zhí)行官Luc van den Hove在主題演講當(dāng)中表示，“通用型設(shè)備也許不再有發(fā)展空間……一線形式的路線圖也可能無法滿足需求。未來還不明確，但我們顯然需要更多選項(xiàng)。”
鑒于Imec所展示的發(fā)展路線圖已經(jīng)非常清醒地體現(xiàn)出我們對于當(dāng)前困境的理解，工程師們將能夠從中獲得后續(xù)探索所需要的一切手段。從尺寸上看，這份路線圖預(yù)計(jì)下幾代芯片都將只能在個(gè)位數(shù)納米級別區(qū)間內(nèi)行進(jìn)。換言之，柵極長度超過40納米，金屬間距為16納米以及節(jié)點(diǎn)尺寸2納米恐怕已經(jīng)是物理層面的真正極限。
研究人員們展示了一份坦率而積極的發(fā)展路線圖，其中N7與目前晶圓代工廠生產(chǎn)的N5節(jié)點(diǎn)類似。
結(jié)果就是，芯片的性能可能將無法滿足高端使用場景的需求。雖然有效功率已經(jīng)封頂，但在某些情況下現(xiàn)有芯片方案仍存在改進(jìn)空間，特別是那些愿意從FinFET轉(zhuǎn)向更為緊湊的納米片晶體管的設(shè)計(jì)方案。
在另一方面，專注于為各類移動(dòng)系統(tǒng)縮小芯片尺寸并實(shí)現(xiàn)功率控制的芯片制造商可能還將繼續(xù)長期依賴于FinFET。相反，那些狂熱希望獲得進(jìn)一步性能提升的人們則會(huì)提前轉(zhuǎn)向納米片設(shè)計(jì)，Imec公司預(yù)計(jì)這將使芯片的主頻增加8%，但代價(jià)就是芯片尺寸無法縮小。
納米片實(shí)際上代表著被Imec此前稱為forksheet的一種新興技術(shù)的中間產(chǎn)物。這種設(shè)計(jì)的實(shí)質(zhì)，在于縮短n與p元件之間的距離。緊湊型晶體管的終極形態(tài)就是互補(bǔ)或者垂直FET，其通過堆疊n與p元件將FET落實(shí)在四個(gè)甚至三個(gè)軌道之上。
在此過程當(dāng)中，工程師們可能會(huì)嘗試將基板的k值降低至3.3，甚至最終突破原本的天竺葵結(jié)構(gòu)。Imec邏輯擴(kuò)展計(jì)劃主管Julien Ryckaert表示，“其中很多設(shè)計(jì)都是我們獨(dú)創(chuàng)的。”
在標(biāo)準(zhǔn)單元與更高級別上工作的設(shè)計(jì)人員則不需要太多關(guān)注晶體管本身的變化;但如果他們希望改變晶圓代工廠的生產(chǎn)方式，則需要接受額外的交叉檢查。Imec項(xiàng)目主管Diederik Verkest表示，畢竟擁有自己內(nèi)存宏與單元庫的晶圓代工企業(yè)也需要“深入理解技術(shù)方面正在發(fā)生的變化。”
納米片(簡稱NS)預(yù)計(jì)將在未來全面超越FinFET(簡稱FF)。
少數(shù)新興的晶圓、芯片與晶體管堆棧將提供額外的性能提升空間，進(jìn)而從根本上挑戰(zhàn)傳統(tǒng)的SoC。然而，這些技術(shù)在設(shè)備校準(zhǔn)與冷卻方面也面臨著自己的獨(dú)特挑戰(zhàn)——具體來講，此類設(shè)計(jì)也許會(huì)將發(fā)熱量提升至500瓦級別。
Imec方面還描述了SoC的全面改造方向，也就是有序3D——其將對電源、邏輯以及存儲(chǔ)器電路的不同需求進(jìn)行拆分與優(yōu)化。其中一個(gè)版本將功率傳輸電路放在晶圓背面，減薄至幾百納米，并利用微小的硅通孔進(jìn)行連接。
另一個(gè)更具野心的版本則利用銅接銅鍵將SRAM緩存安放在核心上方的載體晶圓上。最終的有序3D結(jié)構(gòu)將呈現(xiàn)出三明治式設(shè)計(jì)，底部為SRAM陣列，頂部為電源電路，中間則是核心邏輯。其目標(biāo)在于最大限度提升SRAM尺寸，同時(shí)降低制造成本。
隨著晶體管通過互補(bǔ)式FET被縮小為3到4軌道設(shè)備，內(nèi)埋供電軌道(簡稱BPR)將成為一種普遍性設(shè)計(jì)。
這套方案為各類設(shè)備(例如無供電器件)的集成開啟新的大門。然而，Imec在最初的5納米演示方案中并未提供任何有源結(jié)構(gòu)。
Ryckaert表示，“這將是一片新的天地……這里已經(jīng)存在一份完整的發(fā)展路線圖，所以摩爾定律還沒有過時(shí)。”
如果要進(jìn)一步?jīng)_擊1到2納米節(jié)點(diǎn)，工程師們則需要放棄銅與鈷材料，轉(zhuǎn)而使用釕等新的金屬載體。這類材料使得設(shè)計(jì)師能夠確保其不致擴(kuò)散到二氧化硅屏蔽層當(dāng)中。
除了晶片層面之外，研究人員還討論了另外六種新的封裝技術(shù)。舉例來說，Imec方面正在開發(fā)一種成本更為低廉的英特爾EMIB變體，其將橋接基板集成至一套封裝當(dāng)中。其它選項(xiàng)還包括將互連機(jī)制的尺寸縮小至數(shù)百微米甚至數(shù)十納米甚至級別。
Imec 3D芯片項(xiàng)目管理研究員Eric Beyne指出，“在某些情況下，我們需要關(guān)注的已經(jīng)不再是單一邏輯節(jié)點(diǎn)……但可以肯定的是，沒有哪種封裝技術(shù)能夠滿足一切需求。”
密度極高的堆棧將使得設(shè)備的耗散水平達(dá)到數(shù)百瓦，因此Beyne的團(tuán)隊(duì)正致力于開發(fā)3D打印塑料帽，用于為設(shè)備提供水冷輔助。
晶圓、晶片與晶體管封裝選項(xiàng)涵蓋從幾微米到數(shù)納米的廣闊區(qū)間。
然而，封裝發(fā)展路線圖仍然受到設(shè)備能力方面的限制。同樣的，用于設(shè)計(jì)電路系統(tǒng)的EDA工具也還沒有準(zhǔn)備就緒。但他表示，“我們已經(jīng)發(fā)現(xiàn)了一條有望走通的道路。”
英特爾公司首席技術(shù)官M(fèi)ike Mayberry在主題演講中表示，這些變化代表著傳統(tǒng)半導(dǎo)體技術(shù)的最新發(fā)展方向。
傳統(tǒng)處理器將與新的、特定于某些領(lǐng)域的加速器共存，微軟在自家數(shù)據(jù)中心之內(nèi)利用x86處理器與FPGA相結(jié)合的作法就是很好的例子。他最后總結(jié)稱，“當(dāng)我們不確定前路在何方時(shí)，這些案例帶來了很好的啟發(fā)……摩爾定律仍在繼續(xù)，只是發(fā)展出了混合匹配的功能與架構(gòu)，旨在應(yīng)對日益提高的數(shù)據(jù)產(chǎn)生速度。”
數(shù)字化要一盤棋更要各自為戰(zhàn)
分享到微信 ×
打開微信，點(diǎn)擊底部的“發(fā)現(xiàn)”，
使用“掃一掃”即可將網(wǎng)頁分享至朋友圈。